IBM a dévoilé fin juin la première puce fabriquée à l’aide d’un procédé subnanométrique. Cet « exploit » dimensionnel tend à masquer l’intérêt majeur de ce prototype : son architecture 3D. La plupart des grandes fonderies suivent la même piste pour continuer à densifier les puces. En particulier les mémoires, cruciales à l’ère de l’IA.
Frédéric Monflier
Publié le 20 juillet 2026 à 10h31
Réservé aux abonnés
...
« Selon une règle non écrite, un nœud est considéré plus avancé s’il est plus dense ou plus performant à densité égale, explique Louis Hutin du CEA Leti. Mais à quel point un nœud à 18 angströms est plus avancé qu’un nœud à 2 nanomètres ? La réponse relève du doigt mouillé et du positionnement marketing. »
S’il connaît la chanson, le chercheur se dit pourtant « un peu surpris » par l’emphase d’IBM sur la dimension subnanométrique de son procédé : « Le communiqué de presse entretient volontairement la confusion entre le 0,7 nm et les atomes, alors que ce ne sont absolument les dimensions du transistor ». Le passage qu’il incrimine est peut-être celui-là, quand IBM évoque « l’ère de la miniaturisation à l’échelle de l’angström, où les dimensions avoisinent celles des atomes individuels ».
Louis Hutin rappelle qu’il sera « compliqué de faire descendre la longueur de grille sous les 15 nm, en particulier quand il faut stabiliser des cellules SRAM », et que « l’épaisseur ne descendra pas sous les 4 nm, pour des raisons de confinement quantique ». Si les puces s’élèvent vers la 3D, c’est justement pour contourner les contraintes physiques imposées par la 2D.
